| ICE |
Птн, 11 Май 2007 23:53  |
|
kto-nibud' znimalsya otladkoi yader zerez ICE?
eto pervii vvodnii vopros.
esli da, to sleduyuschii vopros, est' li vozmoznost' otlazivat' ne yadernie processi zerez ICE. prinzipial'nie sloznosti s otladkoi processov zerez ICE mne izvestni, hotelos' bi uznat' reshena li kem-to eta problema.
ya k nastoyaschemu momentu rabotal s RV-ICE ot ARM + trace zerez ETM/ETB na arm926ej-s. i s AmericanArium LC-500 bez trace(a), ibo ETB AA ne podderzivaet. Oba horoshi dlya otladki yader. Oba realizuyut otladku processov zerez gdbserver i DCC, kotorii ispol'zuet JTAG tol'ko v transportnih zelyah.
V ideale nuzno sobirat' trace i profilirovat' kak processi tak i drivera.
|
|
|
|
| Re: ICE |
Пнд, 14 Май 2007 15:00  |
|
esli ya pravil'no ponimayu na ARM(ah) est' 2 typa trace(of).
ne schitaya novih Cortex-Corsight arhictectur...
1. ETM sbrasivaet trace napryamuyu v external trace port na visokoi chastote.
2. ETM skladivaet trace v on-chip ETB (trace buffer)
v pervom sluchae neobhodim trace analyzer s soobstvennim bufferom, rabotayuschii na visokoi chastote.
vo vtorom, ne trebuetsya dorogih zelezyak, ibo ETB dostupen
zerez JTAG. vash OMAP, sudya po db, ne imeet ETB, tak ctho dlya
polucheniyha trace(a) vam nuzna dorogaya igrushka. kak pravilo trace analyzer idet s ICE, no v razi doroze prostogo ICE.
na nashem chipe est' ETB, no ne vse vendori podderzivayut commandi ETB. kstati DaVinci ustroen takim ze obrazom (ETM-ETB-JTAG).
|
|
|
|
| Re: ICE |
Срд, 16 Май 2007 02:22 |
|
nu esli sh3 kanaet na mips:), to da... na stole lezit, lampochkami morgaet.
net...
|
|
|
|
| Re: ICE |
Срд, 16 Май 2007 15:01 |
|
ETM zivet na samom arme. ego funcziya v sobiranii etogo trace(a). sami dannie potom idut na vihod ili v ETB, ili na "ulizu".
zena vneshnih zelezyachek obuslavlivaetsya nalichiem visokoskorostnih (na chastote CPU) sborschikov etoi informazii + bistraya zapis' v buffer. esli est' ETB (zivet na samom ARM(e)), to etoi dorogOi chasti ne trebuetsya. trebuetsya podderzka registrov ETB.
razdelenmie na text i data polnostyu virtual'noe.
t.e. ARM "nikogda" na beret dannie iz RAM(a), a rabotaet zerez iCache i dCache. Tak kak oba cache(a) imeyut svoi shini dostupa, to fetch-decode-execute proishodit parallel'no s dostupom k data. t.e. vnutri ARM(a) ponaya illuziya harvarda.
snaruzi nikakogo harvarda net i nebilo. nad etim rabotayut cache controller, mmu controller, i soobstvenno memory controller. t.e. summiruya. obichnii von Newman razdelyaetsya na 2 kanala dlya uluchsheniya proisvoditel'nosti.
po povodu addressnogo prostranstva: yavnogo razdeleniya net.
vprochem lyuboi linker vse ravno podelit.
po povodu TCM... u nas ih net. ne sdelali. hotya navernoe nado bilo. dostup po idee kak k cache(u) "nichego" ne stoit.
|
|
|
|
| Re: ICE |
Втр, 18 Декабрь 2007 22:58 |
|
videl segodnya prezentaziyu...
da ICE teper' ochen' umnii i mozet translirovat' processornuyu pamyat' v physicheskuyu i sootvetstvenno physicheski otlazivat' processi i thread(i)...
delaet eto wind river.
|
|
|
|
ФОРУМЫ |
БИБЛИОТЕКА |
ССЫЛКИ |
НОВОСТИ |
БЛОГИ АДМИНОВ
Отправить по e-mail 
] 
Участники
Поиск
F.A.Q.
Регистрация
Вход
Начало
